集微網消息（文/Jimmy），12月9日，希捷宣佈，基於開放 RISC-V 指令集架構 (ISA) 設計了兩款處理器。
據悉，其中一款支持開放標準的內核旨在實現高性能，而另一款則用於面積優化。高性能處理器由 RISC-V 賦能的內核構建而成，並在機械硬盤 (HDD) 中完成了功能驗證。面積優化型內核已完成設計，正在構建。
據希捷介紹，與當前解決方案相比，高性能內核可將實時的、關鍵的硬盤工作負荷的性能提升高達三倍。在一則初始用例中，希捷可藉助該內核大幅提高可用的實時處理能力。通過高級伺服（移動控制）算法（該算法用於控制磁頭在鄰近磁道之間的移動），該款處理器為更精細的定位做好了準備。
面積優化型內核具備高度可配置的微架構和功能集。經過優化的內核能夠同時實現了封裝面積的優化和功耗的降低，從而輔助或支持後臺工作負荷。該內核可執行安全敏感型邊緣計算操作（包括新一代後量子加密），同時在較小封裝的情況下，在保障性能的同時實現各類安全特性。
該內核的關鍵應用之一是安全。作為 OpenTitan（安全芯片設計開源項目）的成員，希捷致力於將安全做到開放透明。
另外，希捷已確定該解決方案傾向於使用定製硅片，而這正是 RISC-V 的亮點所在。
谷歌雲 OpenTitan 項目總監兼工程主管 Dominic Rizzo 表示：“我們認為， RISC-V 架構開放、可擴展，潛力巨大。OpenTitan 的開源項目得益於 RISC-V 的開放性，能夠實現全行業的透明性、可靠性和芯片安全性。”
（校對/零叄）
轉載請超鏈接註明：頭條資訊 » 希捷宣佈基於開放RISC-V 指令集架構設計兩款處理器
免責聲明
：非本網註明原創的信息，皆為程序自動獲取互聯網，目的在於傳遞更多信息，並不代表本網贊同其觀點和對其真實性負責；如此頁面有侵犯到您的權益，請給站長發送郵件，並提供相關證明(版權證明、身份證正反面、侵權鏈接)，站長將在收到郵件24小時內刪除。